免费网站免费观看蜜桃射破屁屁|草草草草草在线视频|欧美日韩高清酒青草|亚洲一区二区高清

本文闡述了近來PCB設計工程師們所面臨的挑戰，文中探討了如何迎接這些挑戰及潛在的解決方案；此外，文中同時以明導的PCB評估套裝軟件為例，描述了如何解決PCB設計軟件的評估問題。

 

作為研發人員，主要的考量是如何將最新的先進技術整合在產品中。這些先進技術既可以展現在卓越的產品功能上，也必須能展現在降低產品成本上，困難在于如何將這些技術有效地應用在產品中。有許多因素需要考慮，產品上市的時間是最為重要的因素之一，且圍繞產品上市時間，有許多決定是在不斷更新的。

 

在這個前提下，必須考慮的因素很廣泛，從產品功能、設計實現、產品測試以及電磁干擾(EMI)是否符合要求均包含在內。減少設計反覆是可能的，但這必須仰賴前期工作的完成情況。大多數時候，越是到產品設計后期越容易發現問題，更為痛苦的是要針對發現的問題進行更改。

 

然而，盡管許多人都清楚這個經驗法則，但實際情況卻是另外一種場景，即許多公司都很清楚，擁有一個高整合度的設計軟件非常重要，但這個想法卻往往受限于高昂的價格。本文將闡述PCB設計所面臨的挑戰，以及作為一名PCB設計者在評估一款PCB設計工具時該考慮哪些因素。

 

以下是PCB設計者必須考量并影響其決定的幾點因素：

 

1. 產品功能

a.覆蓋基本要求的基本功能，包括：原理圖與PCB布局之間的互動；自動扇出布線、推拉等布線功能，以及基于設計規則約束的布線能力；精確的DRC校驗器。

 

b.當公司從事一個更為復雜的設計時升級產品功能的能力，如：高密度互連(HDI)介面；靈活設計；嵌入被動元件；射頻(RF)設計；自動腳本產生；拓樸布局布線；可制造性(DFM)、可測試性(DFT)及可生產性(DFF)等。

 

c.附加產品能執行類比模擬、數位模擬、類比數位混合訊號模擬、高速訊號模擬以及RF模擬。

 

d.具備一個易于制作和管理的中央元件庫。

 

2. 優秀的伙伴

一個技術上位于業界領導層中并較其他廠商傾注了更多心血的良好伙伴，可助你在最短的時間內設計出具有最大功效和具有領先技術的產品。

 

3. 投資報酬率

價格應該是上述因素中最為次要的考慮因素，必須更加關注投資報酬率。

 

圖1：從前端到后端的一個典型整合系統設計流。

 

圖2：平行匯流排和串并轉換設計所遇到的典型設計問題。

 

PCB評估需考慮許多因素。設計者要尋找的開發工具類型取決于他們所從事的設計工作復雜性。由于系統正趨于越來越復雜，實體走線和電氣元件布放的控制發展愈來愈廣泛，以至于必須為設計過程中的關鍵路徑設定約束條件。但是，過多的設計約束卻束縛了設計靈活性。設計者們務必良好瞭解其設計及規則，如此才能清楚要在何時使用這些規則。

 

圖1顯示了一個由前端到后端的標淮合成系統設計。它始于設計定義(原理圖輸入)，該設計定義與約束編輯緊密集合在一起。在約束編輯中，設計者既可定義實體約束又可定義電氣約束。電氣約束將為網路驗證驅動模擬器進行布局前和布局后分析。仔細看看設計定義，它還與FPGA/PCB整合相鏈接。FPGA/PCB整合的目的是為了提供雙向整合、數據管理和在FPGA與PCB之間執行協同設計能力。

 

在布局階段輸入了與設計定義期間相同的用于實體實現的約束規則。這就減少了從文件到布局過程中出錯的概率。接腳交換、邏輯閘交換、甚至輸入輸出介面組(IO_Bank)交換均需返回到設計定義階段進行更新，因此各個環節的設計是同步的。

 

評估期間，設計者必須問自己：對他們而言，什么標淮是至關重要的？

讓我們看看一些迫使設計者重新審視其現有開發工具功能并開始訂購一些新功能的趨勢：

 

1.HDI

半導體復雜性和邏輯閘總量的增加已要求積體電路具有更多的接腳及更精細的接腳間距。在一個接腳間距為1mm的BGA元件上設計2,000個以上的接腳在目前已是很平常的事情，更不要說在接腳間距為0.65mm的元件上布放296個接腳了。越來越快的上升時間和訊號完整性(SI)，正在要求更多的電源和接地接腳，故需要占用多層板中更多的層，并驅動了對微過孔高密度互連(HDI)技術的需求。

 

HDI是為了響應上述需求而開發的互連技術。微過孔與超薄電介質、更細的走線和更小的線間距是HDI技術的主要特徵。

 

2.RF設計

針對RF設計，RF電路應該直接設計成系統原理圖和系統板布局，而不用于進行后續轉換的分離環境。RF模擬環境裝的所有模擬、調諧和最佳化能力仍然是必須的，但模擬環境較‘實際’的設計卻能接受更為原始的數據。因此，數據模型間的差異，以及由此引起的設計轉換問題將會銷聲匿跡。首先，設計者可在系統設計與RF模擬之間直接互動；其次，如果設計師進行一個大規模或相當復雜的RF設計，他們可能想將電路模擬任務分配到平行執行的多個運算平臺，或者他們想將一個由多個模組組成的設計中每一個電路發送到各自的模擬器中，以縮短模擬時間。

 

3.先進的封裝

現代產品日漸增加的功能復雜性要求被動元件的數量也相應增加，主要體現在低功耗、高頻應用中的去藕電容器和終端匹配電阻數量的增加。雖然被動表貼元件的封裝在歷經數年后已縮小得相當可觀了，但在試圖獲得最大極限密度時其結果仍然是相同的。印刷零組件技術使得從多晶片組件(MCM)和混合組件轉變到今天直接可以作為嵌入式被動元件的SiP和PCB。在轉變的過程中採用了最新的裝配技術。例如，在一個層狀結構中包含了一個阻抗材料層，以及直接在微球柵陣列(uBGA)封裝下面採用了串聯終端電阻，這些都大幅提高了電路的性能。現在，嵌入式被動元件可獲得高精密度的設計，因而省去了雷射清潔焊縫的額外加工步驟。無線組件中也正朝著直接在基板內提高整合度的方向發展。

 

4.剛性柔性PCB

為了設計一個剛性柔性PCB，必須考慮影響裝配過程的所有因素。設計者不能像設計一個剛性PCB那樣來簡單地設計一個剛性柔性PCB。他們必須管理設計彎曲區域，以確保設計要點將不會由于彎曲面的應力作用而使得導體斷裂和剝離。仍有許多機械因素需要考慮，如最小彎曲半徑、電介質厚度和類型、金屬片重量、銅電鍍、整體電路厚度、層數和彎曲部份數量。

 

理解剛性柔性設計并決定你的產品是否允許你制作一個剛性柔性設計。

 

5.訊號完整性規劃

最近幾年，針對Serdes轉換，或串列互連、平行匯流排結構和差分對結構相關的新技術一直不斷進步。

 

圖2顯示了針對一個平行匯流排和Serdes轉換設計所遇到的典型設計問題。平行匯流排設計侷限在系統時序的變化，如時脈歪斜和傳播延遲。由于整個匯流排寬度上的時脈歪斜，針對時序約束的設計依然是困難的。增加時脈速率只會讓問題變得更糟糕。

 

另一方面，差分對結構在硬體層面採用了一個可交換的點對點連接來實現串列通訊。通常，它透過一個單向串列‘通道’來轉移數據，這個單向串列通道可迭加成1-、2-、4-、8-、16-和32-寬度的配置。每個通道攜帶一個位元組的數據，匯流排可處理從8位元組到256位元組的數據寬度，并透過使用某些形式的錯誤檢測技巧來保持數據完整性。然而，更高的數據率導致了其他設計問題。高頻下的時脈恢復成為系統的重擔，因為時脈要快速鎖定輸入數據串流，以及為了提高電路的抗抖性能，還要減少所有週期到週期間的抖動。電源噪音也為設計師帶來了額外問題。該類型的噪音增加了產生嚴重抖動的可能，這將使得視圖的開眼變得更加困難。另外的挑戰是減少共模噪音，解決來自于IC封裝、PCB板、電纜和連接器的損耗效應所導致的問題。

 

6.設計套件的實用性

USB、DDR/DDR2、PCI-X、PCI-Express和RocketIO等設計套件將毋庸置疑地對設計師進軍新技術領域產生很大的幫助。設計套件提供了技術的概況、詳細說明以及設計者將要面臨的困難，并提供模擬及如何制作布線約束等資訊。它與程式共同提供說明文件，為設計者提供了一個掌握先進新技術的先機。

 

看來，要獲得一個能處理布局的PCB工具是容易的；但獲得一個不僅能滿足布局而且能解決迫切需求的工具才是至關重要的。